前言
EIS(Electrochemical Impedance Spectroscopy,电化学阻抗谱)是电池健康状态(SOH)、电量估算(SOC)和阻抗追踪算法的核心技术基础。本文是《EIS电池阻抗测量芯片验证系统》系列的第一篇,介绍EIS的基本原理。
1. 什么是EIS?
电化学阻抗谱通过向电池施加小幅正弦交流激励信号,测量其电压响应,从而得到电池在不同频率下的复阻抗 Z(ω) = U(ω)/I(ω)。阻抗随频率变化的曲线称为阻抗谱或奈奎斯特图。
2. 为什么需要EIS?
| 应用 | 说明 |
|---|---|
| 阻抗追踪算法 | 实时估算电池内阻,提高SOC精度 |
| SOH健康评估 | 内阻增大反映老化程度 |
| 故障检测 | 内短路、析锂等异常导致阻抗特征变化 |
| 电芯筛选 | 生产环节一致性检测 |
3. 电池等效电路模型
电池可简化为等效电路,典型Randles模型:
1 | Rs(欧姆电阻) |
- Rs:欧姆内阻(电解液、集流体)
- Rct:电荷转移电阻(电化学反应)
- Cdl:双电层电容
- Warburg:扩散阻抗(低频段)
不同频率下各元件贡献不同:
- 高频:主要反映Rs
- 中频:Rct与Cdl形成的半圆
- 低频:扩散阻抗呈45°斜线
4. 单频率测量原理
一个频率点的EIS测量流程:
- 激励:DAC输出频率为 f 的正弦电流 I(t) = I₀·sin(ωt)
- 响应:ADC采集电池两端电压 U(t) = U₀·sin(ωt + φ)
- 计算:
- 幅值比:|Z| = U₀ / I₀
- 相位差:φ(响应相对激励的相位延迟)
- 复阻抗:Z = |Z|·e^(jφ) = Re(Z) + j·Im(Z)
相位差 φ 是关键:它决定了阻抗的实部与虚部,从而区分电阻、电容等不同物理过程。
5. 频率扫描与阻抗谱
完整的EIS测量需要多个频率(如16个频点),从高频扫到低频:
- 高频:典型 1kHz ~ 10kHz
- 低频:典型 0.1Hz ~ 1Hz
每个频率点重复”激励 → 采集 → 计算”过程,得到一条完整的阻抗曲线。
核心设计约束:FPGA负责单频率点的高精度、同步时序;多频率扫描由上位机通过CSV脚本顺序启动每次测量。这就是”软件启动一个频率的测试,多个频率需要多次启动”的含义。
6. 与本验证系统的关系
本系列介绍的EIS验证系统架构为:
1 | 上位机(PyQt + CSV) → UART → STM32 → I2C → FPGA(EIS芯片) |
下一篇文章将详细介绍FPGA侧的DAC激励生成与ADC采集、同步控制原理。
系列目录
01. EIS原理与电池阻抗谱(本文)
02. FPGA ADC激励与电池阻抗扫描原理
03. 上位机架构:PyQt与CSV脚本解释器
04. STM32命令转发与串口-I2C桥接
05. CSV脚本解释器实现精髓